Polák, T., & Jelemenská, K. (2007). Automatická syntéza VHDL opisov digitálnych systémov. STU v Bratislave FIIT.
Erfolgreich in die Zwischenablage kopiert
Kopieren in die Zwischenablage fehlgeschlagen
Chicago-Zitierstil (17. Ausg.)
Polák, Tomáš, und Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. Bratislava: STU v Bratislave FIIT, 2007.
Erfolgreich in die Zwischenablage kopiert
Kopieren in die Zwischenablage fehlgeschlagen
MLA-Zitierstil (9. Ausg.)
Polák, Tomáš, und Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. STU v Bratislave FIIT, 2007.
Erfolgreich in die Zwischenablage kopiert
Kopieren in die Zwischenablage fehlgeschlagen
Achtung: Diese Zitate sind unter Umständen nicht zu 100% korrekt.