APA (7th ed.) Citation
Polák, T., & Jelemenská, K. (2007). Automatická syntéza VHDL opisov digitálnych systémov. STU v Bratislave FIIT.
Chicago Style (17th ed.) Citation
Polák, Tomáš, and Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. Bratislava: STU v Bratislave FIIT, 2007.
MLA (9th ed.) Citation
Polák, Tomáš, and Katarína Jelemenská. Automatická Syntéza VHDL Opisov Digitálnych Systémov. STU v Bratislave FIIT, 2007.
Warning: These citations may not always be 100% accurate.