APA (7th ed.) Citation
Ochotnický, S., & Štefanovič, J. (2009). Syntéza VHDL opisu z modelu SIMULINK. STU v Bratislave FIIT.
Chicago Style (17th ed.) Citation
Ochotnický, Stanislav, and Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2009.
MLA (9th ed.) Citation
Ochotnický, Stanislav, and Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2009.
Warning: These citations may not always be 100% accurate.