Cita APA (7a ed.)
Ochotnický, S., & Štefanovič, J. (2009). Syntéza VHDL opisu z modelu SIMULINK. STU v Bratislave FIIT.
Cita Chicago Style (17a ed.)
Ochotnický, Stanislav, y Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2009.
Cita MLA (9a ed.)
Ochotnický, Stanislav, y Juraj Štefanovič. Syntéza VHDL Opisu Z Modelu SIMULINK. STU v Bratislave FIIT, 2009.
Precaución: Estas citas no son 100% exactas.