Dadaj, M., & Jelemenská, K. (1999). Návrh a implementácia simulačného systému jazyka VHDL = Design and implementátion of logical simulator VHDL: Dipl.práca. STU v Bratislave FEI.
Successfully copied to clipboard
Copying to clipboard failed
Chicago Style (17th ed.) Citation
Dadaj, Marián, and Katarína Jelemenská. Návrh a Implementácia Simulačného Systému Jazyka VHDL = Design and Implementátion of Logical Simulator VHDL: Dipl.práca. Bratislava: STU v Bratislave FEI, 1999.
Successfully copied to clipboard
Copying to clipboard failed
MLA (9th ed.) Citation
Dadaj, Marián, and Katarína Jelemenská. Návrh a Implementácia Simulačného Systému Jazyka VHDL = Design and Implementátion of Logical Simulator VHDL: Dipl.práca. STU v Bratislave FEI, 1999.
Successfully copied to clipboard
Copying to clipboard failed
Warning: These citations may not always be 100% accurate.