Zaslať SMS: Nedeterministické algoritmy generovania testov pre VHDL modely