Describir: Nedeterministické algoritmy generovania testov pre VHDL modely