Describir: Automatizované vyhodnocovanie VHDL modelov