Návrh 8-bitového digitálného komparátora amplitúdy v prostredí Cadence
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
Bratislava :
STU v Bratislave FEI,
2005
|
| Predmet: | |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: Návrh 8-bitového digitálného komparátora amplitúdy v prostredí Cadence
- Návrh obvodu fázového závesu v prostredí cadence PLL
- Návrh 12-bitového číslicovo-analógového prevodníka na báze spínaných prúdových zdrojov v 0,5 mikromilit. CMOS technológií
- Vývoj rozhrania pre simulačné prostredie CADENCE
- Justáž vertikálneho komparátora
- Návrh digitálného čipu pre viacvrstvovú neurónovú sieť typu CNN : Dipl.práca
- Hardvérová realizácia algoritmov používaných pri generovaní digitálneho podpisu