Návrh 8-bitového digitálného komparátora amplitúdy v prostredí Cadence
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Manuscrit Livre |
| Langue: | slovaque |
| Publié: |
Bratislava :
STU v Bratislave FEI,
2005
|
| Sujets: | |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
Documents similaires: Návrh 8-bitového digitálného komparátora amplitúdy v prostredí Cadence
- Návrh obvodu fázového závesu v prostredí cadence PLL
- Návrh 12-bitového číslicovo-analógového prevodníka na báze spínaných prúdových zdrojov v 0,5 mikromilit. CMOS technológií
- Vývoj rozhrania pre simulačné prostredie CADENCE
- Justáž vertikálneho komparátora
- Návrh digitálného čipu pre viacvrstvovú neurónovú sieť typu CNN : Dipl.práca
- Hardvérová realizácia algoritmov používaných pri generovaní digitálneho podpisu