Salta al contenuto
VuFind
Entra
Lingua
Slovak
English
Deutsch
Español
Français
Italiano
Português
Tutti i Campi
Titolo
Autore
Soggetto
Collocazione
ISBN/ISSN
Tag
Cerca
Avanzata
VHDL Visualizer: HDL Model Vis...
Citazione
Invia SMS
Invia email
Stampa
Esporta il record
Esporta a RefWorks
Esporta a EndNoteWeb
Esporta a EndNote
Aggiungi alla lista
PLink permanente
Caricamento...
VHDL Visualizer: HDL Model Visualization with Simulation-Based Verification
Salvato in:
Dettagli Bibliografici
Autori principali:
Macko, Dominik, 1988-
(Autore)
,
Jelemenská, Katarína, 1962-
(Autore)
Natura:
Articolo
Lingua:
inglese
Soggetti:
návrh hardvéru
digitálny systém
simulácia
verifikácia
VHDL
vizualizácia
Tags:
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
View in STU Opac
Posseduto
Descrizione
Commenti
Documenti analoghi
MARC21
Documenti analoghi
Digital System Verification Using Simulation and Visualization
di: Holubov, Andrii
Pubblicazione: (2024)
Digital Design : An Embedded Systems Approach Using VHDL
di: Ashenden, Peter J.
Pubblicazione: (2008)
Verifikácia digitálnych systémov pomocou webových technológií
di: Lihan, Kamil
Pubblicazione: (2022)
Číslicové systémy a jazyk VHDL
di: Pinker, Jiří, et al.
Pubblicazione: (2006)
Jazyk VHDL
di: Douša, Jiří
Pubblicazione: (2003)