Kontrola testovateľnosti ciest digitálnych obvodov
Salvato in:
| Autore principale: | |
|---|---|
| Altri autori: | |
| Natura: | Manoscritto Libro |
| Lingua: | slovacco |
| Pubblicazione: |
Bratislava :
STU v Bratislave FIIT,
2014
|
| Soggetti: | |
| Accesso online: | VAIS |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi: Kontrola testovateľnosti ciest digitálnych obvodov
- Aplikácia štandardu IEEE 1149.1 pre testovanie digitálnych obvodov
- Metódy testovateľnosti a rekonfigurateľnosti pamätí RAM vhodných pre vnorenie do SoC
- Syntéza asynchrónnych sekvenčných obvodov
- Automatický návrh logických kombinačných obvodov TONT
- Vizualizácia hazardov kombinačnej časti asynchrónnych obvodov
- Kontrola ekvivalencie hardvérových návrhov pomocou matematickej logiky