Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL : Dipl.práca

Enregistré dans:
Détails bibliographiques
Auteur principal: Čavojský, Marián (Auteur)
Autres auteurs: Jelemenská, Katarína (Directeur de thèse)
Format: Manuscrit Livre
Langue:slovaque
Publié: Bratislava : STU v Bratislave FEI, 1999
Sujets:
Tags: Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!