Návrh a verifikácia testov neurónovej procesorovej siete s AFTG
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Manuscrit Livre |
| Langue: | slovaque |
| Publié: |
Bratislava :
STU v Bratislave FEI,
2001
|
| Sujets: | |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
Documents similaires: Návrh a verifikácia testov neurónovej procesorovej siete s AFTG
- Verifikácia testov pre VLSI obvody a AFTG = Verifikation of tests for VLSI circuit with AFTG : Dipl.práca
- Hardvérová implementácia neurónovej siete
- Hardvérová implementácia neurónovej siete
- Hardvérová implementácia neurónovej siete
- Výpočtová robustnosť atraktorovej neurónovej siete : Diplomová práca /
- Spracovanie symbolických postupností pomocou samoorganizujúcej sa neurónovej siete