Implementácia FIR filtra v FPGA

Enregistré dans:
Détails bibliographiques
Auteur principal: Vršanský, Július (Auteur)
Autres auteurs: Weber, Bedřich, 1946- (Directeur de thèse), Šatka, Alexander, 1960- (Directeur de thèse)
Format: Manuscrit Livre
Langue:slovaque
Publié: Bratislava : STU v Bratislave FEI, 2003
Sujets:
Tags: Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!