Automatický preklad medzi jazykmi VHDL a Verilog
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
2019
|
| Predmet: | |
| On-line prístup: | http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=123059 |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: Automatický preklad medzi jazykmi VHDL a Verilog
- Automatický preklad medzi RTL jazykmi
- Automatický preklad medzi jazykmi VHDL a Verilog
- Modelling and Visualisation of State Machines for Digital Systems
- Aplikácia na modelovanie stavových automatov pre jazyk SystemVerilog
- Podpora vývoja digitálnych systémov pomocou modelovania a vizualizácie
- Vyhľadávanie SystemVerilog definícií vo webovom integrovanom vývojovom prostredí