Automatický preklad medzi jazykmi VHDL a Verilog
Saved in:
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Manuscript Book |
| Language: | Slovak |
| Published: |
2019
|
| Subjects: | |
| Online Access: | http://is.stuba.sk/zp/portal_zp.pl?podrobnosti=123059 |
| Tags: |
No Tags, Be the first to tag this record!
|
Similar Items: Automatický preklad medzi jazykmi VHDL a Verilog
- Automatický preklad medzi RTL jazykmi
- Automatický preklad medzi jazykmi VHDL a Verilog
- Modelling and Visualisation of State Machines for Digital Systems
- Aplikácia na modelovanie stavových automatov pre jazyk SystemVerilog
- Podpora vývoja digitálnych systémov pomocou modelovania a vizualizácie
- Vyhľadávanie SystemVerilog definícií vo webovom integrovanom vývojovom prostredí