Syntéza a analýza obvodových blokov v jazyku Verilog
Salvato in:
| Autore principale: | |
|---|---|
| Altri autori: | |
| Natura: | Manoscritto Libro |
| Lingua: | slovacco |
| Pubblicazione: |
Bratislava :
STU v Bratislave FEI,
2023
|
| Soggetti: | |
| Accesso online: | https://opac.crzp.sk/?fn=detailBiblioFormChildMOR05&sid=925BFB95FAA30F229095C8019F0C&seo=CRZP-detail-kniha |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi: Syntéza a analýza obvodových blokov v jazyku Verilog
- Implementácia a overenie modulu sériovej zbernice I2C pomocou vybraného PLD obvodu
- Návrh programovateľných vstupno-výstupných bufferov v nanometrovej CMOS technológii
- Analýza vlastností vybraných analógových blokov v moderných submikrónových technológiách
- Logické spojky v prirodzenom jazyku
- Uplatnenie polystyrénových blokov pri neštandardných prípadoch stavby násypov pozemných komunikácií
- Podporný nástroj pre vývoj číslicovej elektroniky