Systém syntézy architektúry vstavaného samočinného testovania pre číslicové obvody modelované vo VHDL
Enregistré dans:
| Auteur principal: | |
|---|---|
| Autres auteurs: | |
| Format: | Manuscrit Livre |
| Langue: | slovaque |
| Publié: |
Bratislava :
STU v Bratislave FIIT,
2004
|
| Sujets: | |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|