Implementácia hierarchického logického simulátora = Implementácionof the hierarchical logic simulator : Dipl.práca
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
Bratislava :
STU v Bratislave FEI,
1998
|
| Predmet: | |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: Implementácia hierarchického logického simulátora = Implementácionof the hierarchical logic simulator :
- Rozšírenie logického simulátora jazyka VHDL
- Návrh a implementácia simulačného systému jazyka VHDL = The design and the implementation of the logical VHDL simulator : Dipl.práca
- Návrh a implementácia simulačného systému jazyka VHDL = Design and implementation of logical simulator VHDL : Dipl.práca
- Návrh a implementácia simulačného systému jazyka VHDL = Design and implementátion of logical simulator VHDL : Dipl.práca
- Syntéza logických obvodov s multiplexormi = Synthesis of logic circuits with multiplexors : Dipl.práca
- Návrh a implementácia simulačného systému jazyka VHDL = The design and the implementation of the VHDL simulation system : Dipl.práca