VHDL: a logic synthesis approach /
Uložené v:
| Hlavní autori: | , |
|---|---|
| Médium: | Kniha |
| Jazyk: | English |
| Vydavateľské údaje: |
London :
Chapman and Hall,
1997
|
| Predmet: | |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: VHDL: a logic synthesis approach /
- Behavioral synthesis and component reuse with VHDL /
- VHDL for designers /
- The VHDL handbook /
- EURO-VHDL'91.Second European Conference on VHDL Methods.Proceedings : Konf. 8.- 11. sept. 1991 : Usp. Institute of Microelectronics, Švédsko
- IEEE Standard VHDL Language Reference Manual
- VHDL:hardware description and design /