Návrh a implementácia celočíslicového fázového závesu v rekonfigurovateľných hradlových poliach (FPGA)
Uložené v:
| Hlavný autor: | |
|---|---|
| Ďalší autori: | |
| Médium: | Rukopis Kniha |
| Jazyk: | Slovak |
| Vydavateľské údaje: |
Bratislava :
STU v Bratislave FEI,
2008
|
| Predmet: | |
| Tagy: |
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
|
Podobné jednotky: Návrh a implementácia celočíslicového fázového závesu v rekonfigurovateľných hradlových poliach (FPGA)
- Spracovanie videa v reálnom čase pomocou programovateľných hradlových polí
- Návrh obvodu fázového závesu v prostredí cadence PLL
- Návrh a implementácia diskrétného CIC filtra v FPGA
- Zadania realizované pomocou rekonfigurovateľných FPGA
- Obvody fázového závesu oscilátora pre prijímač mobilných komunikácií v technológii CMOS
- Hardvérová implementácia na platforme rekonfigurovateľných polí typu Coarse Grain