A unified approach for timing verification and delay faut testing

Documenti analoghi

• Formal equivalence checking and disign debugging
  di: Huang, Shi-Zu, et al.
  Pubblicazione: (1998)
• Logic synthesis and verification algorithms /
  di: Hachtel, Gary D, et al.
  Pubblicazione: (1996)
• Sequential logic testing and verification /
  di: Ghosh, Abhijit, et al.
  Pubblicazione: (1992)
• Logic synthesis for Asynchronous Controllers and Interfaces /
  di: Cortadella, Jordi, et al.
  Pubblicazione: (2002)
• Symbolic model checking /
  di: McMilan, Kenneth L
  Pubblicazione: (1993)