RTL Modeling with System Verilog for Simulation and Synthesis using System Verilog for ASIC and FPGA design /
Na minha lista:
| Autor principal: | |
|---|---|
| Formato: | Livro |
| Idioma: | inglês |
| Publicado em: |
Sutherland HDL :
Tualatin,
2017
|
| Tags: |
Sem tags, seja o primeiro a adicionar uma tag!
|
Seja o primeiro a partilhar um comentário!